L'augmentation du parall lisme dans les circuits impose de nouvelles contraintes sur les supports de communications dans les SOC (system on chip). Les communications par bus ne permettent pas un passage l' chelle. L'alternative bas e sur la notion de r seau int gr sur puce (NoC pour Network on Chip) permet d'une part, de disposer d'architectures de communications flexibles et performantes et d'autre part de supporter un nombre grandissant d'IP. Dans ce contexte, notre contribution consiste impl menter en langage SystemC (niveau TLM) un NOC de topologie FAT-TREE. Cette topologie pr sente plusieurs avantages tels qu'une bande passante large et une latence faible par rapport aux autres topologies. L'environnement d velopp permet de g n rer, simuler et valuer des r seaux bas s sur les NOC Fat-tree.